身の回りの様々な機器に使われている「半導体」。しかし、その中にある小さなチップ（＝半導体デバイス）が、どのように作られているのかを知る機会は意外と少ないかもしれません。
今回は、半導体デバイス製造の大まかな流れをご紹介します。
1. 結晶成長（インゴット生成）
半導体デバイスの基本材料はシリコン（Si）です。シリコンは砂の主成分（二酸化ケイ素）から取り出されますが、電子機器に使えるレベルにするには「超高純度（99.999999999%以上）」が求められます。
この高純度シリコンを溶かし、チョクラルスキー法（CZ法）という方法でゆっくり引き上げて固めると、「単結晶インゴット」ができます。これは直径300mmほどのシリコンの円柱で、内部の原子がすべて同じ方向にそろった単結晶構造を持っています。
2. ウェーハ加工（スライス・研磨）
インゴットができたら、それを厚さ約1mmの円盤状にスライスします。この薄い円盤が「ウェーハ」です。
半導体デバイスはこのウェーハを加工して作られます。最終的にウェーハ１枚で数百〜数千個のチップになります！
スライスした面は粗い（面がざらざら、ギザギザしている）ため、次に「ラッピング」や「ポリッシング」と呼ばれる研磨加工を行い、表面をナノメートル単位で滑らか、且つ平らに整えます。
デバイスに寄っては、ウェーハ裏面も薄く削って軽量化・放熱性向上を図る「バックグラインディング」という工程も行われます。
3. 成膜（薄膜形成）
ウェーハの上に機能性のある薄い膜を形成する工程が「成膜」です。これは電子回路の基礎となる材料を敷き詰めていく作業です。
成膜方法には主に以下の2つがあります：
-
CVD（化学気相成長法）：気体の原料を化学反応させて膜を形成する。酸化膜や窒化膜などの絶縁材料の成膜に使われる。
-
PVD（物理気相成長法）：金属を蒸発・スパッタリングして膜を形成する。アルミニウムなどの金属配線の成膜に使われる。
これらを使って、配線やトランジスタの材料となる層を積み重ねていきます。
4. フォトリソグラフィ（回路パターンの描画）
ここが半導体デバイス製造の要です！
「フォトリソグラフィ」とは、ウェーハ上にある材料に対して、回路のパターンを描き込む工程です。
以下のような流れで行われます：
-
レジスト（感光材）を塗布
→ 紫外線に反応するレジストをウェーハに塗ります。 -
マスクを通して露光
→ 回路パターンを描いた「フォトマスク」を通して紫外線を照射します。光が当たった部分だけ化学的に変化します。 -
現像処理
→ 不要なレジストを取り除き、露光された部分だけが残るようにします。
このパターンを使って、次の工程（エッチングやイオン注入）で材料を削ったり加工したりします。そしてこれを何十回も繰り返すことで、3次元構造のトランジスタや回路が作られます。
5. エッチング・イオン注入
フォトリソグラフィで描いたパターンに従って、不要な材料を取り除く工程が「エッチング」です。主に以下の2種類があります：
-
ドライエッチング：プラズマ（イオン化ガス）を使って、精密に材料を削る。
-
ウェットエッチング：薬液を使って材料を溶かして除去する。
また、電子の動きを制御するために、シリコンに「不純物（ドーパント）」を加える工程が「イオン注入」です。これにより、n型やp型と呼ばれる性質を持たせることができます。
6. CMP（化学機械研磨）と多層化
回路の層を何層にも積み重ねると、表面がデコボコになってきます。そこで、表面を再び平らにする「CMP（Chemical Mechanical Polishing）」という研磨技術を使います。
これによって次の成膜やフォトリソグラフィが正確に行えるようになります。
7. テスト（電気検査）・ダイシング（切断）
ここまでの工程が終わった後、ウェーハの中の各チップに電気を流して性能を確認します。この段階で不良品ははじかれます。
その後、ウェーハを1つずつのチップに切り出す「ダイシング」という工程に進みます。ダイヤモンドブレードやレーザーを使って、1mm角ほどの小さなチップに切断されます。
8. パッケージング（組み立て）と最終検査
切り出されたチップは、端子と配線で接続され、外部機器とやりとりできるようパッケージに封入されます。
そして、最後にもう一度厳密な動作確認をして、合格したデバイスが製品として出荷されます。